EDA技術(shù)章節(jié)練習(xí)(2020.05.28)

來(lái)源：考試資料網(wǎng)

1.填空題文本輸入是指采用（）進(jìn)行電路設(shè)計(jì)的方式。

參考答案：硬件描述語(yǔ)言

2.問(wèn)答題 根據(jù)已給出的二-十（BCD）進(jìn)制優(yōu)先權(quán)編碼器功能表，試寫(xiě)出其VHDL程序

3 在下列可編程邏輯器件中，屬于易失性器件的是（）

4.填空題若在MAX+plusⅡ集成環(huán)境下，執(zhí)行文本輸入設(shè)計(jì)方法，應(yīng)選擇（）方式。

5.問(wèn)答題用VHDL/VeilogHDL語(yǔ)言開(kāi)發(fā)可編程邏輯電路的完整流程。

參考答案：文本編輯→功能仿真→邏輯綜合→布局布線→時(shí)序仿真。

6.填空題MAX+PLUS Ⅱ是（）公司的軟件。

7.填空題執(zhí)行MAX+PLUSⅡ的（）命令，可以對(duì)設(shè)計(jì)的電路進(jìn)行仿真。

8.名詞解釋結(jié)構(gòu)體

通過(guò)若干并行語(yǔ)句來(lái)描述設(shè)計(jì)實(shí)體的邏輯功能（行為描述）或內(nèi)部電路結(jié)構(gòu)（結(jié)構(gòu)描述），從而建立設(shè)計(jì)實(shí)體輸出與輸入之間的關(guān)系。

9.填空題硬件描述語(yǔ)言HDL給PLD和數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)了更新的設(shè)計(jì)方法和理念，產(chǎn)生了目前最常用的并稱之為（）的設(shè)計(jì)法。

10 MAXPLUSII中編譯VHDL源程序時(shí)要求（）。