A.150Ω、120Ω、50Ω、0Ω B.150Ω、100Ω、50Ω、0Ω C.150Ω、75Ω、50Ω、10Ω D.150Ω、75Ω、50Ω、關(guān)閉
A.VTT島盡可能放置在最后一個DDR2存儲器附近 B.Vref走線寬度>25mil,原則上每個Vref管腳都要一個去耦電容 C.每對DQS線(即DQS+與DQS-)之間線長的誤差范圍為10mil D.BA、ADR、ODT、CKE、CS、CAS、RAS、WE與CLK之間走線長度誤差控制在50mil以內(nèi)
A.Add、BA B.CK、CKE C.RAS、CAS D.CS、WE