<tbody id="otnna"></tbody>

多項(xiàng)選擇題

關(guān)于DDR3的信號線阻抗匹配，下列說法正確的是（）。

A.時(shí)鐘信號差分阻抗75–100Ω，參考平面完整
B.數(shù)據(jù)類信號單端信號線阻抗可以控制在40-50Ω之間，差分阻抗75–100Ω，參考平面完整
C.控制類信號單端信號線阻抗可以控制在40-50Ω之間，參考平面完整
D.以上說法都不對

你可能感興趣的試題

多項(xiàng)選擇題

關(guān)于DDR3的數(shù)據(jù)類信號的布線要求，下列說法正確的是（）。

A.同一組DQ信號線之間的長度差≤10mil
B.每組DQ信號線與其對應(yīng)的DQS信號線的走線長度差≤10mil
C.不同組的數(shù)據(jù)線，誤差≤100mil
D.地址/命令/控制信號以時(shí)鐘為參考，走線長度與時(shí)鐘信號的長度差≤100mil

多項(xiàng)選擇題

關(guān)于DDR3的電源設(shè)計(jì)要求，下列說法正確的是（）。

A.VTT電源孤島盡可能靠近內(nèi)存顆粒以及終端調(diào)節(jié)模塊放置
B.終端調(diào)節(jié)模塊的Sense引腳走線需要從VTT電源孤島的中間引出
C.加大Vref的走線寬度并且將Vref的走線與其它走線隔離，降低Vref上的噪聲
D.以上說法都不對

<tr id="upvtf"></tr>