A.按原理圖一字型布局; B.ESD保護(hù)器優(yōu)先靠近連接器; C.R\G\B加粗,包地并間隔打孔; D.數(shù)模分開(kāi)布局布線;
A.晶振下面不能有非地外的走線或過(guò)孔; B.晶振輸出時(shí)鐘最好接一個(gè)負(fù)載; C.時(shí)鐘線允許接多負(fù)載; D.晶振下面鋪地銅箔并打地過(guò)孔;
A.確保走線STUB最短,并放在晶體與IC之間; B.晶體走線要越短越好,最長(zhǎng)不超過(guò)1000mil; C.晶體的兩個(gè)輸出信號(hào)按照類差分走線,線寬要適當(dāng)加粗并包地;