數(shù)字邏輯章節(jié)練習(xí)(2020.03.01)

來(lái)源：考試資料網(wǎng)

1.問(wèn)答題試述VHDL程序中實(shí)體和結(jié)構(gòu)體的相互關(guān)系。

參考答案：實(shí)體和結(jié)構(gòu)體的作用都是用于描述設(shè)計(jì)對(duì)象。
其不同點(diǎn)在于，實(shí)體用于描述該設(shè)計(jì)對(duì)象與外部電路的接口。
結(jié)...

2 在下列邏輯電路中，不是組合邏輯電路的有（）

3.填空題n級(jí)反饋移位寄存器的狀態(tài)數(shù)是（）

4.問(wèn)答題 已知輸入信號(hào)A，B，C，D的波形如下圖所示，選擇適當(dāng)?shù)募蛇壿嬮T(mén)電路，設(shè)計(jì)產(chǎn)生輸出F波形的組合電路（輸入無(wú)反變量）。

5 五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為（）

6.問(wèn)答題若ADC輸入的模擬電壓不大于5V，則基準(zhǔn)電壓V_REF應(yīng)為多大？如果轉(zhuǎn)換成8位二進(jìn)制代碼，它能分辨最小的模擬電壓為多大？16位轉(zhuǎn)換呢？

基準(zhǔn)電壓V_REF也為5V，轉(zhuǎn)換為8位二進(jìn)制代嗎時(shí)，能分辨的最小模擬電壓約為：

7 下面器件中，（）是易失性存儲(chǔ)器。

8.判斷題十進(jìn)制數(shù)（9）₁₀比十六進(jìn)制數(shù)（9）₁₆小。

9 根據(jù)組成計(jì)數(shù)器的各觸發(fā)器狀態(tài)翻轉(zhuǎn)的時(shí)間與CP的關(guān)系分類，計(jì)數(shù)器可分（）計(jì)數(shù)器。

10.問(wèn)答題 已知函數(shù)的對(duì)偶式為

，則它的原函數(shù)是什么？