你可能感興趣的試題

如圖所示的電路，虛線框內是CMOS門電路構成的微分型單穩(wěn)態(tài)觸發(fā)器；單穩(wěn)態(tài)觸發(fā)器的反相輸出作為D觸發(fā)器的時鐘；試分析：
（1） 設R=30kΩ，C=0.1μF，CMOS門限為V_TH=V_DD/2，R_d·C_d<<R·C，求單穩(wěn)態(tài)觸發(fā)器輸出脈沖的寬度T_W；（計算中取 ln2 ≈0.69）
（2） 根據(jù)圖中v_I的波形，繪出和v_O的波形。

設現(xiàn)有 正邊沿觸發(fā)的JK觸發(fā)器和與非門元件，數(shù)目不限。如圖，給定時鐘脈沖序列CLK，請設計 同步時序邏輯電路，以實現(xiàn)Y₁和Y₂的波形輸出。 
（1）根據(jù)設計需求，請簡要說明電路設計的思路； 
（2）推導出電路的狀態(tài)方程、輸出方程、驅動方程，并要求驅動邏輯最簡； 
（3）繪制出電路的原理圖，并要求能夠自啟動。