采用JK觸發(fā)器組成電路,得到如圖所示的輸出波形,試問需要幾個觸發(fā)器;
根據(jù)題中給出的波形,要設(shè)計的計數(shù)器為六進制,故需要三個觸發(fā)器
已知全加器真值表和74LS138譯碼器如下圖所示,試用一片74LS138譯碼器和盡可能少的門電路實現(xiàn)其全加器的功能。其中Ai、Bi為加數(shù),Ci-1為低位來的進位,Si為本位和,Ci為向高位的進位。(要求:寫出簡要的分析過程,并畫出電路圖)
組合邏輯電路如下圖所示: 1)分別寫出Z1、Z2、Z3、Z4和Z的邏輯表達式; 2)根據(jù)Z的邏輯表達式列出真值表; 3)用文字描述該電路的邏輯功能。