已知某組合電路的輸出波形如圖所示,試用最少的或非門實現(xiàn)之。
下圖是一個多功能邏輯運算電路,圖中S3,S2,S1,S0為控制輸入端。試列表說明電路在S3,S2,S1,S0的各種取值組合下F與A,B的邏輯關系。
如圖是一個受M控制的代碼轉換電路,當M=1時,完成4為二進制碼至格雷碼的轉換;當M=0時,完成4為格雷碼至二進制的轉換。試分別寫出Y0,Y1,Y2,Y3的邏輯函數(shù)的表達式,并列出真值表,說明該電路的工作原理。