填空題

組合邏輯電路在任意時(shí)刻的穩(wěn)定輸出信號取決于（）

答案： 此時(shí)的輸入
題目列表

你可能感興趣的試題

填空題

對于兩輸入的或非門而言，只有當(dāng)為（）時(shí)輸出為1。
答案： A、B同時(shí)為0
填空題

（）和卡諾圖化簡法都可用來化簡多輸出函數(shù)。
答案： 代數(shù)化簡法
微信掃碼免費(fèi)搜題