<rt id="sj2op"></rt>

^{<small id="sj2op"></small>}<style id="sj2op"><mark id="sj2op"></mark></style><noscript id="sj2op"></noscript>

<td id="sj2op"><optgroup id="sj2op"><div id="sj2op"></div></optgroup></td>

填空題

（）是描述數(shù)據(jù)在寄存器之間流動和處理的過程。

答案：數(shù)據(jù)流級建模

你可能感興趣的試題

FPGA/CPLD設(shè)計流程為：原理圖/HDL文本輸入→（）→綜合→適配→（）→編程下載→硬件測試。

答案：功能仿真；時序仿真

Verilog HDL常用兩大數(shù)據(jù)類型：（）、（）。

答案：線網(wǎng)類型；寄存器類型