首頁(yè)
題庫(kù)
網(wǎng)課
在線???/a>
桌面端
登錄
搜標(biāo)題
搜題干
搜選項(xiàng)
0
/ 200字
搜索
填空題
某一純組合電路輸入為in1,in2和in3,輸入出為out,則該電路描述中always的事件表達(dá)式應(yīng)寫為always@();若某一時(shí)序電路由時(shí)鐘clk信號(hào)上升沿觸發(fā),同步高電平復(fù)位信號(hào)rst清零,該電路描述中always的事件表達(dá)是應(yīng)該寫為always @()。
答案:
(in1,in2,in3 );( posedge clk )
點(diǎn)擊查看答案
在線練習(xí)
手機(jī)看題
你可能感興趣的試題
單項(xiàng)選擇題
在Verilog中定義了宏名 `define sum a+b+c 下面宏名引用正確的是()
A、out=’sum+d
B、out=sum+d
C、out=`sum+d
D、都正確
點(diǎn)擊查看答案
手機(jī)看題
單項(xiàng)選擇題
aways begin #5 clk=0;#10 clk=~clk;end產(chǎn)生的波形()
A.占空比1/3
B.clk=1
C.clk=0
D.周期為10
點(diǎn)擊查看答案
手機(jī)看題
微信掃碼免費(fèi)搜題