如圖,門電路G1,G2均TTL工藝,當(dāng)輸入信號A為低電平VIL,B為高電平VIH的情況下,圖中T點(diǎn)為()電平(填寫“高”或“低”);如果采用正邏輯(即:高電平代表邏輯“1”,低電平代表邏輯“0”),請寫出輸出Y關(guān)于A,B,C的邏輯函數(shù)Y(A,B,C)=()
低;
設(shè)邏輯函數(shù)為,則它的反函數(shù)為多少(寫成“與或”表達(dá)式的形式,可以不用化簡);則f(A,B,C,D)的對偶式為為多少(可以不用化簡)。