某機器的總線結(jié)構(gòu)如圖所示。設(shè)計“ADDR(R2),R1”的指令周期流程圖。該指令的含義是進行求和操作,R1+(R2)—>R1,一個源操作數(shù)在R1中,另一個源操作數(shù)的地址在R2中,運算結(jié)果送到R1中。
已知某DRAM芯片的內(nèi)部結(jié)構(gòu)為128×128,存取周期為1us。試分析: (1)若采用集中式刷新方式,刷新時間間隔為1ms,則讀寫時間和刷新時間分為多少個周期?死區(qū)占多少時間? (2)若采用分散式刷新方式,則相鄰兩行之間的刷新間隔是多少?