<p id="qlbgz"><tr id="qlbgz"></tr></p>

問答題

【計算題】試用VHDL設(shè)計一個半加器，要求采用布爾方程描述方法。

答案：

VHDL描述的半加器

你可能感興趣的試題

【簡答題】
已知輸入信號A和B的波形如圖（a）所示，試畫出圖（b）、（ c）中兩個觸發(fā)器Q端的輸出波形，設(shè)觸發(fā)器初態(tài)為

答案：

根據(jù)給定輸入波形和電路圖，可畫出兩個觸發(fā)器Q端的輸出波形Q_D、Q_T如圖所示。

【計算題】在A、B、C三個輸入信號中，A的優(yōu)先權(quán)最高，B次之，C最低，它們的輸出分別用Y_A、Y_B、Y_C表示，要求同一時間內(nèi)只有一個信號輸出。如有兩個或三個信號同時輸入時，則只有優(yōu)先權(quán)最高的信號輸出，使用門電路設(shè)計一個能實現(xiàn)此要求的邏輯電路。

答案：

（1）根據(jù)題意可列出真值表。

<style id="69kbn"><mark id="69kbn"></mark></style>