試分析下圖各是多少進(jìn)制的計(jì)數(shù)器,電路的分頻比是多少?
九進(jìn)制計(jì)數(shù)器,分頻比為1:9; 63進(jìn)制計(jì)數(shù)器,分頻比為1:63。
分析下圖所示電路,寫出Z1、Z2的邏輯表達(dá)式,列出真值表,說明電路的邏輯功能。
這是一個(gè)全減器電路。
已知電路及輸入波形如圖4(a)、(b)。所示,其中FF1是D鎖存器,F(xiàn)F2是維持-阻塞D觸發(fā)器,根據(jù)CP和D的輸入波形畫出Q1和Q2的輸出波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。