若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。
A.4000B.2000C.400D.1000
?下圖邏輯單元實現(xiàn)的功能為()。
A.y=(a+b.c)’B.y=a+b.cC.y=a.b+cD.y=(a.b+c)’
電路結(jié)構(gòu)如圖所示,該電路是()。
A.INVB.BUFFERC.NAND2D.OR2