A.設(shè)計(jì)上應(yīng)避免“線或”邏輯 B.所有不同相位和頻率的時(shí)鐘都應(yīng)來(lái)自單一主時(shí)鐘 C.?dāng)?shù)字電路應(yīng)設(shè)計(jì)成主要以異步邏輯電路為基礎(chǔ)的電路 D.電路應(yīng)初始化到一明確的狀態(tài),以便確定測(cè)試的方法
A.對(duì)差模干擾的抑制 B.對(duì)共模干擾的抑制 C.采用軟件方法提高A/D抗干擾能力 D.以上三種都包括
A.行線輸出高電平 B.列線輸出高電平 C.行線輸出低電平 D.列線輸出低電平