A.設計上應避免“線或”邏輯 B.所有不同相位和頻率的時鐘都應來自單一主時鐘 C.數(shù)字電路應設計成主要以異步邏輯電路為基礎的電路 D.電路應初始化到一明確的狀態(tài),以便確定測試的方法
A.對差模干擾的抑制 B.對共模干擾的抑制 C.采用軟件方法提高A/D抗干擾能力 D.以上三種都包括
A.行線輸出高電平 B.列線輸出高電平 C.行線輸出低電平 D.列線輸出低電平