填空題

以EDA方式設(shè)計(jì)實(shí)現(xiàn)的電路設(shè)計(jì)文件，最終可以編程下到（）和（）芯片中，完成硬件設(shè)計(jì)和驗(yàn)證。

答案： FPGA；CPLD
微信掃碼免費(fèi)搜題