<span id="snfqd"><th id="snfqd"></th></span>

<noscript id="snfqd"></noscript>

^{<style id="snfqd"></style>}

<td id="snfqd"><tr id="snfqd"></tr></td>

<small id="snfqd"><tbody id="snfqd"><noframes id="snfqd"></noframes></tbody></small>

填空題

在進(jìn)行Verilog HDL的關(guān)系運(yùn)算時(shí)，如果關(guān)系是真，則計(jì)算結(jié)果為（）；如果關(guān)系是假，則計(jì)算結(jié)果是（）；如果某個操作數(shù)的值不定，則計(jì)算結(jié)果為（）。

答案： 1；0；x（未知）

你可能感興趣的試題

在進(jìn)行Verilog HDL的位運(yùn)算時(shí)，當(dāng)兩個操作數(shù)的位寬不同時(shí)，計(jì)算機(jī)會自動將兩個操作數(shù)按（）對齊，位數(shù)少的操作數(shù)會在高位用（）補(bǔ)齊。

答案：右端；0或符號位

如果Verilog HDL操作符的操作數(shù)只有1個，稱為（）操作；如果操作符的操作數(shù)有2個，稱為（）操作；如果操作符的操作數(shù)有3個，稱為（）操作。

答案：單目；雙目；三目

^{<style id="bfwok"></style>}<small id="bfwok"><mark id="bfwok"></mark></small>

<i id="bfwok"></i>

<style id="bfwok"><meter id="bfwok"></meter></style>