<rp id="6zyou"><optgroup id="6zyou"></optgroup></rp>

<td id="6zyou"></td>

<noscript id="6zyou"></noscript>

^{<style id="6zyou"></style>}

填空題

Verilog HDL的模塊端口定義用來聲明電路設(shè)計(jì)模塊的（）和（）。

答案：輸入端口；輸出端口

你可能感興趣的試題

一個完整的Verilog HDL設(shè)計(jì)模塊包括：（）、（）、（）和（）4個部分。

答案：端口定義；I/O聲明；信號類型聲明；功能描述

一個基本的Verilog HDL程序由（）構(gòu)成。

答案：模塊（module）

<source id="zlyx4"><optgroup id="zlyx4"></optgroup></source>

<noscript id="zlyx4"></noscript>