問(wèn)答題

【簡(jiǎn)答題】詳細(xì)描述EDA設(shè)計(jì)的整個(gè)流程。

答案: 系統(tǒng)規(guī)格制定(Define Specification)
設(shè)計(jì)描述(Design Desc...
題目列表

你可能感興趣的試題

問(wèn)答題

【簡(jiǎn)答題】闡述行為仿真、功能仿真和時(shí)序仿真的區(qū)別。

答案: 行為仿真只考慮邏輯功能。功能仿真僅僅完成了對(duì)VHDL所描述電路的邏輯功能進(jìn)行測(cè)試模擬,以觀察其實(shí)現(xiàn)的功能是否滿足設(shè)計(jì)需求...
問(wèn)答題

【簡(jiǎn)答題】簡(jiǎn)述ASIC設(shè)計(jì)和CPLD/FPGA設(shè)計(jì)的區(qū)別。

答案: 專用集成電路(ASIC)采用硬接線的固定模式,而現(xiàn)場(chǎng)可編程門陣列(FPGA)則采用可配置芯片的方法,二者差別迥異??删幊?..
微信掃碼免費(fèi)搜題